芯片解密当收到en=1后，dout间隔3个时钟后，产生宽度为2个时钟周期的高电平脉冲。

如上面波形图所示，在第3个时钟上升沿看到en==1，间隔3个时钟后，dout变1，再过2个时钟后，dout变0。

根据案例1的经验，出现大于1的数字时，就需要计数。我们这里有数字2和3，建议的计数方式如下。

接下来判断计数器的加1条件。与案例1不同的是，计数器加1区域如下图阴影部分，但图中没有任何信号来指示此区域。

为此，添加一个名字为“flag_add”的信号，刚好覆盖了阴影部分，如下图。

补充该信号后，计数器的加1条件就变为flag_add==1，并且是数5个。代码如下：

flag_add有2个变化点，变1和变0。变1的条件是收到en==1，变0的条件是计数器数完了，因此代码如下：

dout也有2个变化点：变1和变0。变1的条件是“3个间隔之后”，也就是“数到3个的时候”；变0的条件是数完了。代码如下：

至此，我们完成了主体程序的设计，接下来是补充module的其他部分。

将module的名称定义为my_ex2。并且我们已经知道该模块有4个信号：clk、rst_n、en和dout。为此，代码如下：

其中clk、rst_n和en是输入信号，dout是输出信号，并且4个信号都是1比特的，根据这些信息，我们补充输入输出端口定义。代码如下：

cnt是用always产生的信号，芯片解密因此类型为reg。cnt计数的最大值为4，需要用3根线表示，即位宽是3位。add_cnt和end_cnt都是用assign方式设计的，因此类型为wire。并且其值是0或者1，1个线表示即可。因此代码如下：

dout是用always方式设计的，因此类型为reg。并且其值是0或者1，1根线表示即可。因此代码如下：

flag_add是用always方式设计的，因此类型为reg。并且其值是0或者1，1根线表示即可。因此代码如下：